|
| 基于FPGA的AES加密算法可重构设计 |
| Reconfigurable Design for AES Algorithm Based on FPGA |
| |
| DOI：10.3969/j.issn.1671-5322.2009.01.016 |
| 中文关键词: 信息安全 FPGA UART高级加密标准 优化 |
| 英文关键词: information safe FPGA AES optimization |
| 基金项目: |
|
| 摘要点击次数: 4439 |
| 全文下载次数: 3802 |
| 中文摘要: |
| 在信息的传输过程中,对信息进行加密处理是保证信息安全的关键.用FPGA技术实现了AES加密算法并针对算法的反馈工作模式,通过采取等效解密过程、就算法中的关键函数进行优化、实现密钥扩展与加/解密的并行进行等措施降低了算法实现的硬件复杂度.提高了数据处理速度,仿真过程验证了设计的正确性. |
| 英文摘要: |
| Enciphering information is the way to ensure information safety.This paper realizes the AES algorithm in FPGA and decreases the hardware complexity and speeds up data processing via adopting equivalent decryption process,optimizing functions and realizing the key expansion working concurrently.The following simulation proves its correctness. |
|
查看全文
查看/发表评论 下载PDF阅读器 |
| 关闭 |